KU3P 小阿里卡引脚约束
目前目前环境没有台式机,所以还没验证PCIE的约束,目前已经测出光口,时钟,LED等等,不建议买,非要买随意. 板载的芯片,晶体,LED约束. 流水灯视频:https://youtu.be/2uNDjfA1l-0 A12 - 板载双色灯(绿) A13 - 板载双色灯(红) C12...
目前目前环境没有台式机,所以还没验证PCIE的约束,目前已经测出光口,时钟,LED等等,不建议买,非要买随意. 板载的芯片,晶体,LED约束. 流水灯视频:https://youtu.be/2uNDjfA1l-0 A12 - 板载双色灯(绿) A13 - 板载双色灯(红) C12...
有时候下载别人写好的RTL IP,每次挨个连线AXI总线也挺麻烦的,而且也不直观,打包起来再用就方便多了嘛. 我这里打包的是alexforencich大佬写的I2C核,具体地址大家观摩. https://github.com/alexforencich/verilog-i2c 新建工...
最近有一个1刀年付的HK VPS很多货啊,我当时也没看到具体是什么,今天又又又补货了,国人商家按理说很多缺陷,并且肯定有什么后门可以玩,想了想也入手了一个,我们就实验下如何偷IP. 纯实验,这种就是等着机器被冲了,毕竟国内小学生"IDC...
Vitis 这个工具出来的时候,中文里还是一大片资料建议用2018.3的老旧IDE,具体名字我已经忘了,这次2023.2不但在Vivado带来了Linter这么牛逼实用的工具,Vitis也套上了VSC的皮,非常漂亮. 但是开发和各种调试什么都有一点点的差别,软件...
其实一直也没怎么讲这个,网上各种教程都是串口收发等等,要不就是特别高级特别复杂的项目,什么以太网USB统统用上,其实我觉得驱动HDMI是一个比较简单,但是又比较需要整体考量的东西. HDMI显示,本质上也是编码RGB显示屏数据,最后发送...
这个只有1个文件,不足1K LUT6就能实现的内核,由YosysHQ大神开发,其中Yosys,Nextpnr这些都是大神的作品,可谓是对这方面特别了解,这个内核重点不是性能,而是节约.甚至是考虑设计为某些主处理器的协处理器,整个内核只有一个文件,整体就...
前面早就移植过PicoRV32,这个内核相当简单,当然它也可以像其他内核一样搞一个Wishbone或者AXI的总线,之前总有人觉得,通过GAO看不到Message,不知道是不是正常运行,行吧,那就把官方的SimpleUART也拿来用. 由于我不想改hex文件,所以...
我很久之前在官方的Issue里写了一条,但是从来没人回复,那好吧,没人回复我就自己找问题. https://github.com/bouffalolab/bouffalo_sdk/issues/174 最后找到了是分区表的毛病,最后修改flash_prog_cfg.ini为如下内容,就正确使用...
说实话,国产FPGA的开发环境真的很简陋,但是应该有的都有吧,毕竟用iverilog和OpenFPGALoader的大神有的是,有简陋IDE已经很了不起了,不是吗? PicoRV32内核项目地址. https://github.com/YosysHQ/picorv32 其实整个CPU核心就只...
最近有被问到这个问题,我本想着这能有多难,不就是更优的传输,更高的载波,以前看不到了8K,12K现在可以了,比有些宽带还快,然后就完了吗?但是显然这个解答对方不太满意.所以这几天晚上我又大致查找了一些资料,说说我所理解的5G究竟是什...